Parte do código em VHDL a seguir deve ser completada para descrever um flip-flop JK a partir de um componente de um flip-flop D.
Assinale a opção que completa corretamente a linha assinalada.
- A SAIDA_D <= (J and (not ENT_D)) or (ENT_D and (not K));
- B ENT_D <= (K and (not SAIDA_D)) or (SAIDA_D and (not J));
- C SAIDA_D <= (K and (not ENT_D)) or (ENT_D and (not J));
- D ENT_D <= (J and SAIDA_D) or ((not SAIDA_D) and (not K));
- E ENT_D <= (J and (not SAIDA_D)) or (SAIDA_D and (not K));